Page 46 - bilgem-teknoloji-dergisi-7

makaleler

FPGA Üzerinde Kanallaştırıcı Gerçeklenmesi

FPGA Üzerinde Kanallaştırıcı Gerçeklenmesi

Serkan SEMİZ, H. Ercüment ZORLU

Özet - Frekans düşürme blokları, sayısal işaret işleme sistemlerinde sıkça etkin sistemler ortaya çıkmaktadır [2].
kullanılmaktadır. Maliyet açısından etkinliği artıran kanallaştırıcı
yapıları, aynı anda çok sayıda kanal için frekans düşürme işlemini Bu çalışmada, kanallaştırma yöntemleri içerisinde öne
mümkün kılar. Paralel işlem yetenekleri ile FPGA'ler, kanallaştırıcı çıkan Paralel DDC tabanlı kanallaştırıcı ve Çok Fazlı FFT
gerçeklenmesi için uygun platformlar olarak öne çıkmaktadırlar. Bu tabanlı kanallaştırıcı incelenmiş, başarımları ve kullandıkları
makaleler yöntemlerden Çok Fazlı FFT Tabanlı Kanallaştırıcı ve Paralel DDC 2 KANALLAŞTIRMA YÖNTEMLERİ
çalışmada, FPGA üzerinde kanallaştırıcı gerçeklenmesi ile ilgili
FPGA kaynakları karşılaştırılmıştır.
Yöntemleri açıklanmış ve karşılaştırılmıştır.
Anahtar Sözcükler - Kanallaştırıcı, DDC, Çok Fazlı FFT Tabanlı

Kanallaştırıcı, FPGA. 2.1 Paralel DDC Yöntemi
Yaygın olarak kullanılan kanallaştırıcı yapılarından ilk
FPGA Üzerinde Kanallaştırıcı Gerçeklenmesi 89 1 GİRİŞ akla gelen yapı, Şekil 1’de gösterilen Paralel DDC’dir. DDC
Serkan SEMİZ, H. Ercüment ZORLU işlemi sonucunda, IF ’te bulunan gerçel bir işaret temel
Kablosuz haberleşmede sabit frekanslı telsizlerin yerini, bantta karmaşık bir işarete çevrilir. Frekans düşürmenin
çok bantlı ve çok modlu telsizler alırken tek taşıyıcılı yanında çoğunlukla örnek seyreltme de gerçekleştirilir. Bu
sinyallerin yanı sıra birden fazla taşıyıcıya sahip sinyaller de sayede daha düşük frekansta ve daha az kaynak kullanarak
Frekans düşürme blokları, sayısal işaret işleme sistemlerinde sıkça kullanılmaktadır. Maliyet açısından etkinliği
artıran kanallaştırıcı yapıları, aynı anda çok sayıda kanal için frekans düşürme işlemini mümkün kılar. Paralel yaygınlaşmaktadır. Bu gelişmeler, spektrumun izlenmesini işaret işleme tekniklerinin uygulanması mümkün olur.
işlem yetenekleri ile FPGA'ler, kanallaştırıcı gerçeklenmesi için uygun platformlar olarak öne çıkmaktadırlar. Bu ve kontrol edilmesini güçleştirmektedir. Spektrumu daha DDC bloğu üç alt bileşenden oluşur. Bunlar Doğrudan
çalışmada, FPGA üzerinde kanallaştırıcı gerçeklenmesi ile ilgili yöntemlerden Çok Fazlı FFT Tabanlı hızlı taramak ve sinyalleri daha hızlı işleyebilmek bir Frekans Sentezleyicileri (‘Direct Digital Synthesizer’, DDS),
Kanallaştırıcı ve Paralel DDC Yöntemleri açıklanmış ve karşılaştırılmıştır. mecburiyet haline gelmiştir. Sayısal dünyadaki gelişmeler,
bu ihtiyaçları etkin bir şekilde karşılayan sistemleri mümkün Çarpıcılar ve Alçak Geçiren Süzgeçlerdir. İlgilenilen işaretin
merkez frekansında DDS tarafından üretilen sinüs ve
kılmaktadır. Günümüzde yüksek hızlı analog-sayısal kosinüs işaretleri, giriş işareti ile çarpılır. Yapılan işlem, giriş
ω
Olasılık Kuramına Bir Giriş - II: Uygulamalar 94 dönüştürücüler mevcut olduğu için alıcılarda ara frekans işaretini e − j t ile çarpmayla eşdeğerdir. Bu çarpım
(IF) sonrası sayısallaştırma ve DDC (‘Digital Down Converter’,
C. Nezih GEÇKİNLİ Sayısal Frekans Düşürücü) ile temel bant işaretin elde sonucunda mevcut tüm işaretlerin frekansı, çarpan işaretin
edilmesi yaygın bir yöntem olarak öne çıkmaktadır [1]. Bu frekansı kadar aşağı ve aynı zamanda yukarı ötelenir. Alçak
geçiren süzgeçler, sadece ilgilenilen temel bant işaretini,
noktada hızlı ve paralel işlem kapasiteleriyle FPGA’ler (Field
Temel özellikleri bir önceki sayımızda tanıtılan olasılık kuramında sıkça düşülen yanılgılar tatışmaya açılarak, Programmable Gate Array), DDC ve kanallaştırma arzu edilen bant genişliğinde geçirirler ve örnek seyreltme
geçen yazıda verilen kavramların pekiştirilmesi amaçlanmaktadır. gerçekleştirirler. FIR (Finite Impulse Response), IIR (Infinite
uygulamalarında sıklıkla kullanılmaktadır. Kanallaştırma ile Impulse Response) ve CIC (Cascaded Integrator Comb) süzgeçler,
belirli bir bant içerisindeki çok sayıda işaretin aynı anda frekans düşürme işlemi için yaygın olarak kullanılır. Küçük
işlenmesi mümkün olmakta ve bu sayede maliyet açısından
işaret seyreltme oranları için (10’dan küçük) sadece FIR

CIC CFIR PFIR I

Veri

CIC CFIR PFIR Q

cos sin
DDS

Şekil 1. DDC yapısı.

88 Sayı 07 · Eylül-Aralık 2011 http://www.bilgem.tubitak.gov.tr/ 89